台积电(Taiwan Semiconductor Manufacturing Co., Ltd.)在“IEDM 2012”上公布,使用与硅基FinFET相同的工艺技术在硅基板上制成了锗沟道FinFET,并获得了出色的晶体管特性(论文编号:23.5)。台积电表示,电导率/S因子(gm/SS)的数值作为未施加应变的多栅极构造锗沟道FET,为迄今报告过的最出色数值。“从综合措施的水平来看,可感到台积电在锗沟道FET上所做的努力”(听过演讲后的晶体管技术人员)。
台积电此次通过开发名为“Aspect-Ratio-Trapping(ART)”的技术,成功提高了鳍状沟道的品质。该技术利用了在深宽比较大的STI(shallow trench isolation)上使锗膜生长时,只有锗膜下部会产生结晶缺陷,而上部可形成缺陷少的高品质膜的现象。将这种高品质的锗膜作为沟道使用,从而实现了出色的晶体管特性。
此次试制的沟道长度为1μm的锗沟道FinFET,显示出了电源电压为0.5V时达到76mV/decade的良好S因子。将栅级长度缩小至70nm时,电导率在电源电压为1V时达到1.2mS/μm、为0.5V时达到1.05mS/μm,性能出色。而且导通/截止比也高达105。(记者:大下淳一,《日经电子》)
|