 （点击放大）
Discovery VIP提供高达4倍的性能加速、快速可配置性、高效的协议感知纠错和更快的协议一致性收敛
亮点
-- Synopsys Discovery VIP加速和简化了最复杂系统级芯片（SoC）设计的验证工作。
-- Synopsys Discovery VIP为复杂的SoC提供更强大的性能、纠错和覆盖率管理功能，并易于使用和集成。
-- Synopsys Discovery VIP完全采用SystemVerilog写成，包括对UVM、VMM和OVM的原生性支持，并与所有相关验证环境兼容。
-- Synopsys Discovery VIP支持所有主流的仿真器。
-- Discovery VIP所附带的协议分析器Protocol Analyzer使工程师能够在设计中快速地理解和识别协议，并进行纠错。
加利福尼亚州山景城——2012年3月14日——全球领先的电子器件和系统设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：推出基于全新VIPER架构的DiscoveryTM 系列验证知识产权（Verification IP，简称VIP）。它完全采用SystemVerilog语言编写，并对UVM、VMM和OVM方法学提供原生性支持；因此Discovery VIP为加快并简化最复杂系统级芯片（SoC）设计的验证工作提供了内在性能、易用性及可扩展性。Discovery VIP系列包括协议分析器Protocol Analyzer，即一个独特的协议感知纠错环境。Discovery VIP支持所有主流的仿真器，并提供超过其他商用VIP多达4倍的性能；其配置、覆盖率和测试开发能力，可用于提高IP和SoC产能。下一代的VIPER架构在以协议为中心的验证和SoC层验证领域内为未来的创新奠定了基础。
了解多媒体新闻稿信息，请登录
http://www.synopsys.com/Company/PressRoom/Pages/discovery-verification-ip-news-release.aspx
“我们是Synopsys公司VIP产品的多年用户，对其质量、性能、功能和能力非常满意，”Cavium 有限公司负责网络及通信事业部IC工程的副总裁Bruce Fishbein表示：“由于我们的设计和我们的验证环境的复杂程度达到新高度， Discovery VIP架构所带来的愿景和发展蓝图将使我们能够应对SoC 验证的下一波挑战。”
随着领先的SoC设计中都包含了更复杂的各种协议，VIP已经成为验证环境的一个重要组成部分，并使工程师能够在紧张的项目进度中达到他们的覆盖率目标。VIP提供各种芯片上和芯片外的功能模型，如ARM® AMBA®、PCI Express、USB、MIPI、HDMI 和以太网等。验证工程师使用这些模型在流片前来测试所有的SoC接口，使他们能够验证一个接口是否符合所公布的标准。
百分百的SystemVerilog语言，带有原生的UVM、VMM和OVM支持
不同于其他商用化的VIP，Discovery VIP完全采用SystemVerilog语言编写，在一个采用了另一种不同语言的原始实现周围，也无须任何的封装或者方法学扩展。Discovery VIP采用了原生地支持通用验证方法学（UVM，Universal Verification Methodology）、验证方法学手册（VMM，Verification Methodology Manual）和开放式验证方法学（OVM，Open Verification Methodology）的架构，而不需要方法学级别的互操作性封装、或者在外层之下的翻译及重新映射。这不仅消除了不必要的性能开销，而且还提供了其他内在性好处。这些好处包括在所有主流仿真器之间的可移植性和在SoC环境中方便地集成，同时还有VIP纠错、覆盖率规划和管理的能力和功能。
“为了响应对更高性能和功率效率的需求，我们现看到行业中广泛而快速地采用AMBA 4 AXI4™和ACE™协议，以支持可持续不断的、多样化的、以及多处理器SoC芯片，”ARM公司处理器部战略营销经理William Orme表示：“我们支持Synopsys针对AMBA4 AXI4和 ACE协议所做的验证IP开发，并已经为一致性和互操作性测试提供了参考模型。我们期待继续与Synopsys紧密合作以满足我们共同客户的需求。”
借助Protocol Analyzer进行高效、协议感知纠错
随着协议复杂度的日益增加，纠错已经成为当前功能验证中最困难且耗费时日的部分。Discovery VIP系列中拥有的Synopsys协议分析器Protocol Analyzer提供了以协议为中心的纠错和智能可视化。这些特殊的功能让工程师们能够快速了解协议活动、识别瓶颈所在、并去除不符合预期的行为。
VIPER架构
Discovery VIP系列基于Synopsys全新的VIPER架构，该架构已经从最根本开始就进行了全面的打造，目标是增强的VIP性能、可配置性、可移植性、纠错、覆盖率和一致性管理及可扩展性、以及可扩展能力。大量VIPER的功能和协议正确性校验来源于采用SystemVerilog语言的一种分层化的协议架构，它采用了所有方法学的最佳实践，包括UVM、VMM和OVM。其所有图层都可见，因此提供了完整的协议验证控制能力。验证工程师既能够如其验证计划要求的那样工作在最高的一层，也能够在最底层植入错误进行自我检查。
VIPER架构提供了追踪以协议为中心的仿真信息的能力，以提供带有时间轴同步到RTL波形的协议级分析视图和其他视图。该架构能够完全被配置到特定的协议配置上，并包括诸如从预先定义序列中修剪不适用的运行时间配置等多种功能。VIPER架构也是高度可扩展的，可容纳被测器件（DUT）额外的、独有的功能，如植入错误模式、覆盖率采样和其他功能。
“协议验证已经成为SoC验证的一个至关重要的部分，对产品的成本及上市时间有着重要的意义，”新思科技高级副总裁兼验证业务部总经理Manoj Gandhi表示：“Synopsys已经看到对下一代验证IP的需求，用以提升纠错、性能及SoC集成的易用性。我们发布的新一代VIP架构，对业界应对不断增加的SoC验证挑战至关重要。”
供货
Synopsys的 VIP可适用于一个多样化的协议组合，包括USB 3.0、ARM AMBA AXI3、 AXI4、ACE、HDMI、MIPI (CSI-2、DSI、HIS等)、40G/100G以太网、PCI Express、SATA、OCP和许多其他应用。查看完整目录请访问http://www.synopsys.com/VIP 。
关于Synopsys®
新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。
|
（点击放大）