|
半导体知识产权供应商CAST, Inc.公司推出了一系列可重用子系统和硬件参考设计套件，这项新技术使得视频流在移动和其他产品中的实现变得简单。
新型H264OIP-HDE子系统整合了CAST公司设计的三大IP核，分别是用 H.264视频编码器(H.264-HP-E)实现高品质视频压缩，利用 RTP和UDP/IP硬件协议栈实现压缩视频的网络协议传送。灵活的视频输入、存储和网络接口简化了系统集成过程，可选的逻辑模块帮助实现独立、无需处理器协作的子系统。可用的硬件参考设计系统为流媒体系统开发提供便利。
新型子系统是一个具有很高竞争力的解决方案，特别是要求最短的视频延时操作的低延迟应用系统。H.264编码器IP核的先进的速率控制、零延迟RTP/UDPIP硬件包及直接处理未压缩视频流的能力，使得H264OIP-HDE子系统可以超低（低于5ns）的延时效率传输视频。此外由于子系统采用了专属硬件实现，使得其所消耗的能量比任何其他同类基于软件的视频方案都要低得多。
“视频编码传输子系统成就了绝佳的H.264压缩性能，使我们能提供随时随地的高性能、低延迟、低能耗的以太网或无线网视频流。”CAST首席运营官Nikos Zervas表示：“完整的解决方案包括可实现硬件内从HDMI-或DVI-到以太网的流媒体传输的FPGA参考设计，我们的定制化服务可为客户提供其所需要的任何预封装和经全面验证的视频输入控制器或网络控制器组合。”
视频编码传输子系统参考设计现可用于Altera Stratix IV及Arria V族产品和Xilinx Kintex-7系列产品。这些产品内含CAST及其他应用于FPGA的基本IP核心及必要的接口、存储器、驱动和软件。
CAST提供IP定制服务，可将各类存储控制器、输入视频接口（如DVI, HDMI, MIPI-CSI,或SDI）和基于IP的MAC控制器（如以太网或802.11无线网）集成到子系统；还可选择多通道、各类视频预处理模块或压缩算法（如JPEG或JPEG 2000），以及将子系统映射到不同的FPGA平台。
用于ASIC的RTL H264OIP-HD子系统或用于FPGA的网表现已发售，其中包括（从Alma Technologies SA采购的）H.264编码器核，CAST RTP和UDP/IP核及其他基本功能、完整的文档等等。
|
