|
摘 要：在对可制造设计的基本理念进行初步介绍的基础上，对应用先进电气互联技术的电路PCB和整机接线图的可制造设计进行了详尽的描述。
关键词：并行工程；可制造设计；电气互联技术；现状；发展
一、可制造性设计的基本理念
1.DFM的诞生
设计卓越(DFX)的概念是20世纪90年代中期由美国表面贴装理事会首次提出的，它的目的就是提倡产品的可制造性设计及相关论题。
传统产品的研制方法通常是设计、生产制造和销售各个阶段串行完成。由于设计阶段不可能全面考虑制造要求，加之设计人员知识和经验的欠缺，总会出现这样那样的问题，这就需要设计者对设计方案进行修改，再次投入生产。要想得到较满意的产品就需要多次重复这一过程，使得产品开发周期延长，成本增高。
发达国家广泛重视的并行工程(CE，即Concurrent Engineering)已成为制造企业计算机集成制造系统(CIMS)研究和应用的热点，可制造设计(DFM，即Design For Manufacture)是并行工程中的主要应用工具。并行工程是对产品及其相关过程(包括制造和支持工程)进行并行、一体化设计的一种系统化的工作模式。
2.DFM基本理念
DFM正是基于并行设计的思想，在制造产品时要满足成本、性能和质量的要求，即在产品的概念化设计和详细设计阶段，就必须考虑到制造生产过程中的工艺要求、测试组装的合理性，同时还要考虑到售后服务的要求。DFM不再把设计看成为一个孤立的任务，它包括成本管理、整个系统的配合、PCB裸板的测试、元器件的组装工艺、产品质量检验和生产线的制造能力等。利用现代化设计工具电子设计自动化(EDA，即Eiectronic Design Automation)得到精确的一次性设计。
3.DFM文化
启动和建立DFM不是一件容易的事，它不仅耗费时间，而且耗费精力，但实践证明这种付出是值得的。DFM的实施战略应包括以下部分：DFM必须成为企业文化的一部分；DFM必须由用户的需求驱动；DFM必须有集体精神和创造性思维；DFM必须具备可供衡量和判断的定量目标；DFM必须简单适用。
4.DFM的建立
DFM的目标是建立和实施一种便于控制、高度优化的工艺。首先要建立一个DFM小组，由设计、制造、工艺、计划、质量等方面的代表参加，从原始资料着手，优化工艺，降低成本，建立EDA数据库。EDA数据库主要要考虑以下几个因素：缩短开发周期；降低生产成本；提高产品质量；利用最新技术；集成设计技术(利用并行工程)。为了解决上述问题，在电路设计和物理布线中必须考虑制造工艺后期所出现的问题。
产品设计周期中应考虑的制约因素有：基本设计成本、尺寸、封装；热设计能量损耗、通风冷却；焊接方法再流焊、波峰焊；信号完整性定时、相互干扰、EMC；可测试性测试通道、夹具定位；机械性能封装、基板材料；元器件焊接、成本、利用率；基板材料、稳定性、电气性能；制造产量、成本、结尾工作；测试裸板测试、MDA(生产检测分析器)、界面扫描；组装生产线的建立、机器性能、视觉系统；检验AOI、文件编制；
以SMT为例,编制一份DFM作业指导书至少应包括以下内容：器件选用标准；PCB尺寸和形状要求；焊接区结构、间距尺寸的要求；标记和命名规则；印刷和配方的考虑；插装和再流的考虑；波峰焊和清洗的考虑；检测和返修的考虑；器件排布方向的要求；器件的间隔要求；基准孔和工装孔的考虑；PCB板边缘空间要求；测试盘尺寸和空间的要求；基板的排布和切割要求；引线宽度、形状和间距要求；阻焊膜和丝网印刷的考虑；环境保护的考虑；
5.DFM的实施
(1)基本设计——使用EDA作出周密的一次性设计，把DFM方法列入到EDA中去，使产品集成设计和制造周期中的诸因素有直观、详细的制约；
(2)热设计——具有精确模拟元件、基板以及系统热特性的热仿真EDA软件能使设计师在设计阶段就能够发现热点并且可改进设计去消除热点；
(3)焊接——SMT中波峰焊和再流焊的焊盘设计是不一样的。设计师在开始阶段就应该十分清楚运用哪种焊接技术，以便让CAD软件包自动地根据元件位置选择波峰焊或再流焊；
(4)信号的完整性在设计的初期，就应该利用EDA提供的帮助，进行简单的单元扫描以检查信号的延迟，或者进行线路板的模拟运行，从而调整元件的排列；
(5)裸板——裸板的设计制造有一定的限制，包括物理和电气两方面的制约，其物理制约包括常用的和最小的线宽以及印制线寿命；电气制约包括信号屏蔽、信号延迟等。这些制约包含在EDA数据库中，一旦布线完成，设计师就应该借助EDA系统提高电路性能；
(6)组装——SMT技术同传统的装配技术相比，其自动化程度更高，因此EDA应有SMT组装数据库。利用计算机模拟生产环境，生成EDA规则库；
(7)测试——EDA数据库测试部分的参数应包括测试点的最小焊盘尺寸、通道测试、双面测试能否实现以及测试点阵或最小间隙；
(8)基于元件的EDA系统应把测试模型、元件值、间隙和其它测试仪编程所必须的数据都建立到元件库中去。
6.Internet/Intranet工具
由于许多企业都有Intranet或Internet,我们可以利用Web网站,把DFM作业指导书放到Web网站上,通过安全的方法实现访问管理和版本控制。
7.DFM评估系统
应该对DFM进行评估，建立DFM指数评估系统，内容可包括以下部分：处理步骤(布局、波峰焊等)；材料清单(SMT、通孔、接线等)；器件选择(细间距、BGA等)；电路板设计(标准尺寸或非标准尺寸)。
二、应用先进电气互联技术的可制造性电路设计
1.应用先进电气互联技术的必要性
(1)小型化的要求
1)高密度与新型元器件组装技术
①某高速数据传输设备所应用的元件封装形式为ECL，IC采用PLCC，可编程门阵列器件为308条脚的QFP、引脚间距0.3≠mm，由于ECL电流大(每个器件100≠mA)，使器件表温达70℃。如布局于500×500 cm的4层印制板上，考虑散热和缩短互连线、减小信号延迟，保证数据高速传输，必须采用芯片封装技术(CSP)，才能保证该设备的正常工作。
②某高放输入单元，原用分立器件，互连后需装入50×50×50 mm的屏蔽盒中，由于其互连点多，影响可靠性，采用CSP技术后，使其外形缩小到30×30×50 mm，大幅减小体积，提高性能。
2)多芯片系统设计/组装技术
①某信息传输以及控制部分，为减少信息传输及控制设备的体积重量，提高性能，需将整个电路固化在150×150×150 mm范围内，若用一般的电气互连技术，体积将增大5倍以上，只能采取MCM技术才能实现技术指标要求。
②某RF功率放大器要求轻量、小型，并提高发射功率和发射效率，提高工作稳定性。当今一般的高密度互连技术已无法满足要求，只有采用多芯片系统设计/组装技术。
3)三维立体组装技术
立体组装(或3D组装)指的是在二维平面(2D)组装电路的基础上向三维空间叠加组装发展成立体(3D)组装电路结构的技术。3D组装电路比2D组装电路在体积重量上都将减少80%，在三维空间范围进行组装，空间尺寸的利用提高了信号的传输速度，减少电路干扰的强度。立体组装技术是下一代机载相控阵雷达T/R组件体积缩小的关键技术。
4)表面组装技术
表面组装技术(SMT)是现代先进电气互连技术的基础。应用SMT后产品的体积重量均比应用通孔插装技术(THT)减少50％～70%。当产品应用引脚中心距为0.3 mm的QFP、球栅中心距为0.4 mm的球栅阵列型(BGA)、CSP表面贴装器件和应用0201表面贴装元件时，应用单层双面PCB“立体”组装设计，使元件安装密度达到每平方厘米50个，焊点密度达到每平方厘米130个，从而实现高密度组装。
(2)高可靠性的要求
在电子装备中，电气互联技术指的是“在电、磁、光、静电、温度等效应和环境介质中任何两点(或多点)之间的电气连通技术，即由电子、光电子器件、基板、导线、连接器等零部件，在电磁介质环境中经布局布线联合制成承制所设定的电气模型的工程实体的制造技术”。就我国当前和今后相当长时期而言，电气互联的“支撑点”是焊点。以美国北美飞机公司生产的民兵式导弹为例，其焊点总数达150亿个，电子装备的可靠性及质量70％～80%取决于元器件及焊点的质量。对于今后高密度组装技术的不合格率要求为小于等于50 ppm，即百万分之五十的军用电子产品，如果不依靠先进的电气互联技术是根本达不到的。
2.先进电气互联技术的现状及发展前景
80年代以来，IC封装由DIP双列直插式向SOIC、PLCC方向发展，90年代是IC封装的迅速发展时期，其中最引人注目的是IC封装从周边端子型(以QFP为代表)向球栅阵列型(以BGA为代表)的转变。随着片式元器件(SMC/SMD)、基板材料、装焊工艺、检测技术的迅速发展，21世纪初许多国家的军用电子装备中SMC/SMD的使用率将从目前的5%迅速增加到70％～80%以上。在一些小型化电子装备中将大量使用BGA，以SMT为主流的混合组装技术(MMT)将是军用电子装备电路组装的主要形式，不仅DIP和SMC/SMD混合组装(THT/SMT)，而且随着DCA组装技术的推广应用，将会出现DIP、SMC/SMD和倒装片在同一电路板上组装，以至在一些先进的军用电子装备中将应用把CSP装于MCM上，再进行3D组装的3D+MCM先进组装技术。
科学技术的发展是无止境的。SOI(Silicon-on-Insulator)技术的出现使硅芯片从二维向三维集成发展，给微电子装联技术带来了新的挑战；同时20世纪末纳米技术极其研究成果纳米电子器件的出现也将给电子装联技术带来新的革命。
(1)电气互联技术的现状
为了适应IC封装的迅速发展和军用电子装备对小型化、轻量化、多功能化及高可靠性以及小批量生产的需要，当前电气互联技术大致有以下几种：QFP热风吹焊技术；SMT红外/热风再流焊技术；SMT混合组装波峰焊接技术；印制板装联件THT波峰焊接技术；微波集成电路SMC/SMD低温焊接技术；屏蔽盒印制板SMT阶梯焊接技术；微波集成电路SMC/SMD恒温焊接技术；SMC/SMD焊膏丝网印刷技术；SMD/SMC自动滴膏/自动滴胶技术；无ODC清洗/免清洗技术；
(2)电气互联技术的发展
在今后一段时期需要进行研究的部分先进电气互联技术有以下内容：
1)高密度与新型元器件组装技术：包括高密度组装PCB的电路设计和工艺设计技术，CSP组装技术，BGA组装技术，高密度组装过程监控及组装质量检测技术；其中包括0101 Chip (0.3×0.15 mm)、0201 Chip(0.6×0.3 mm)、焊球中心距为0.4 mm的CSP和引脚中心距为0.3mm的QFP的组装焊接。
2)多芯片系统设计/组装技术：包括多芯片子系统布线设计及仿真技术，多芯片子系统组装互连技术，多芯片子系统互连检测和故障诊断技术，高频隔离设计技术，多芯片子系统热设计及散热设计，多芯片子系统密封技术。
3)立体组装技术：包括综合设计技术，立体组装整机结构及组装工艺技术，垂直互连及密封技术，立体组装质量检测及控制技术，立体组装构件的返修技术，立体组装构件的散热技术。
4)整机级三维立体布线技术：包括电子整机互连三维力学、热场建模及分析仿真研究，新型连接器与高可靠联接技术研究，盲配、硬连接等新型连接方法，低损耗、低失真互连技术研究，整机互连质量检测诊断技术。
5)特种基板互连技术：包括刚/挠性基板制造技术，异形印制板制造技术，微波多层互连基板成型技术，夹芯多层印制板制造技术，高可靠多层印制板制造技术。
6)微波、毫米波子系统电气互联技术：包括虚拟电磁场建模，微波、毫米波子系统虚拟电磁场软件设计，微波电路AL2O3功能电路块与金属载体的大面积接地技术，微波电路阶梯焊技术，微波电路SMT技术，微波混合集成电路微组装技术，异质片混合微波IC(HMIC)电气互联技术；多层微波IC(MuMIC)电气互联技术研；三维立体微波IC(3D-MMIC)电气互联技术。
三、先进电气互联技术对电路设计的要求
先进电气互联技术服务于整机，服务于生产，为电子装备的小型化、轻量化、多功能化及高可靠性以及批量生产提供了可靠的技术保障。先进电气互联技术是一项系统工程，它涉及到产品从设计、研制到生产的各个环节。电路设计与电气互联技术是一种互为依存的关系：先进电气互联技术为电路设计提供了可靠的技术保障，同时先进电气互联技术又要求电路设计更先进、更加规范化标准化、更具有生产性工艺性。没有先进电气互联技术作可靠的技术保障，电路设计不管多么先进也无法实现其战术技术指标。同样，没有先进的、规范化标准化、具有生产性、工艺性的电路设计，先进电气互联技术就失去了发挥其作用的平台。
因此，电路设计人员必须了解先进电气互联技术，在产品的概念化设计和详细设计阶段，必须考虑到制造生产过程中的工艺要求、测试组装的合理性，按应用先进电气互联技术的要求进行可制造性电路设计。
1印制板电路板的设计要求
(1)印制板电路板的一般设计要求
表面组装印制板的设计必须符合以下标准：
Q/AD255-1997《表面组装印制板电路板设计》；SJ/T10670-1995《表面组装工艺通用技术条件》；GJB3243-98《电子元器件表面安装要求》；其中关键是表面贴装元器件的焊盘设计必须符合上述文件的规定，每一种表面贴装元器件必须和印制板上的焊盘相匹配；表面贴装元器件之间，表面贴装元器件和通孔插装元器件之间不得共用同一个焊盘。
(2)印制板组装前的各项性能应满足GJB362A的要求
(3)印制板应能进行波峰焊和再流焊
(4)具体设计要求
包括：印制板的翘曲度不大于1%，并在印制板加工图和制作图上具体注明尺寸；印制板的电装图、正反面印制线路图(照相图)应交电装工艺师审查；除微波频段外，所有印制电路板应使用SMOBC工艺，并在印制板电装图上注明；需要安装(螺装或焊接)屏蔽盒的印制电路板母板在其表面涂复铅锡焊料时，应尽量减少铅锡焊料涂覆面积，或按进行阻焊膜与镀锡层交叉的网格方式设计大面积接地面；设计表面安装元件焊盘焊膏漏板丝网印刷图，焊盘尺寸按GJB3243-98《电子元器件表面安装要求》进行；印制电路板设计时应把低密度的SMD/SMC(R、C、L、IC)放在印制电路板的B面，安放的原则应符合Q/AD255-1997《表面组装印制板电路板设计》的要求，THT元件及高密度SMD放在印制电路板的A面；印制板上应有元器件的位号，并与印制电路板装配图一致；对于防静电元件，应在装配图上注明；印制电路板上不允许有搭接导线，不允许“插装元件采用搭接安装方式”(不允许散装R、C、L、IC、G等元器件在印制板焊盘或印制线上采用搭接安装方式)；电路设计向工艺提供印制电路板装配图“软盘”一套，设计印制电路板波峰焊前“印制板保护工序图”；印制电路板上原则上不允许有“飞线”，个别情况下允许的飞线不得超过工艺文件规定的数量；印制电路板上重量超过5 g的元器件必须注明加固的要求；印制电路板的三防处理要求；印制电路板清洁度要求；特别元件的安装要求；印制板所用的基材。
(4)元器件的选用
1)可焊性：应能满足SJ/T10669中附录A的要求；
2)元件耐热性：元器件必须能在215℃下承受至少10个焊接周期的加热；其焊接条件是：波峰焊时为260℃、10 s，再流焊时为215℃、60 s。必须掌握SMD/SMC的焊接数据，建立SMD/SMC焊接数据库；对于不适应波峰焊和再流焊耐热要求的SMD/SMC原则上不予使用；如需使用，则对于焊接温度在250℃以下的SMD/SMC应在设计图上说明；
3)元器件应能承受40℃的清洗液中至少浸泡4 min；
4)元器件保持不损伤，不变形。
(5)应用波峰焊工艺的元器件的放置和方向设计
表面组装PCB的设计，已有Q/AD255-1997《表面组装印制板电路板设计》、SJ/T10670-1995《表面组装工艺通用技术条件》、GJB3243-98《电子元器件表面安装要求》和GJB3835-99《表面安装印制板组装件通用要求》，但基本上是适用于再流焊。根据试验情况和所掌握的资料，符合SMT混和组装波峰焊的PCB设计中的、元器件的放置和方向设计应遵循图1、图2、图3、图4、图5设计要求。 （图片） （图片） （图片） （图片） （图片） (6)应用波峰焊工艺的焊盘图形设计
1)对于1005和1206片式元件，不需为波峰焊而修改焊盘，对于0805和1206元件不减少焊盘宽度而在元件端子部分以45°角削去0.03 mm焊盘。见图6。（图片） 2)为了确保波峰焊质量，对于片式元件可在最佳再流焊焊盘的长宽方向各加长0.3～0.6 mm；对于SOIC元件，当处于波峰焊一面时应在SOIC引线末端外再加长0.38 mm焊盘，见图7、图8。（图片） （图片） 3)在印制板的设计中，非并联片式元件外壳之间的间隙≮2.5 mm；焊盘、元器件外壳、印制线与印制板的四边距离≮5 mm。
4)引线直径和孔壁之间的间隙值为0.2～0.４ mm，焊盘直径与引线直径的比值为2～3倍。
(7)用SMT工艺的焊盘图形设计
1)查选焊盘设计尺寸时，应与自己所选用的元器件的封装外形、焊段、引脚等与焊接相关的尺寸相匹配。同时还应分清自己所选用的元器件的代码(如片状电阻、电容、SOIC、QFP等)和与焊接相关的尺寸，是公制的还是英制的。
2)表面贴装元件的焊接可靠性，主要取决于焊盘的长度而不是宽度。焊盘的长度等于焊端(引脚)的长度加上焊端内侧的长度(约0.05～0.6 mm)，再加上焊端外侧的长度(约0.25～1.25 mm)；焊端内侧的长度有利于焊料熔融时能形成良好的弯月形轮廓的焊点，避免焊料产生桥接现象及元器件装贴偏差。焊端外侧的长度保证能形成弯月形轮廓的焊点及SOIC、QFP等器件的焊盘抗剥离能力，见图9。（图片） 焊盘的宽度等于(或小于)焊端(引脚)的宽度(其宽度的修正量分别为0，±0.1，±0.2mm)；焊盘的宽度决定在涂覆焊膏/再流焊过程中的位置以及防止元件旋转或偏移。
焊盘的间隔控制元件在涂覆焊膏/再流焊过程中的水平移动。
3)焊盘内及其边缘处，不允许有通孔( 通孔与焊盘两侧边缘之间的距离应大于0.6 mm；若通孔盘需与焊盘互连，可用小于焊盘宽度1/2的连线，如0.2～0.4 mm加以互连)以避免焊料流失所引发的各种焊接问题。
4)用于焊接和测试的焊盘内不允许有字符与图形，字符与图形应离开焊盘0.5 mm。
5)焊盘之间、通孔与焊盘之间以及焊盘与大面积接地(或屏蔽)铜箔之间的连线，其宽度应等于或小于焊盘宽度1/2(一般为0.2～0.4 mm)；若用阻焊膜隔开者连线的宽度可等于焊盘宽度。
6)对于同一个元器件，凡是对称使用的焊盘(如片状电阻、电容、SOIC、QFP等)设计时应保持其全面的对称性，即焊盘的图形形状与尺寸完全一致。
7)无外引线的元器件的焊盘(如片状电阻、电容)焊盘之间不允许有通孔(有阻焊膜堵塞者除外)，以保证清洗质量。
8)多引线的元器件(SOIC、QFP等)，引脚焊盘之间不允许直接短接，应由焊盘引出互连线之后再短接，以防止产生位移或桥接。减少焊盘之间穿越互连线，对于焊盘之间穿越的互连线必须用阻焊膜加以保护。
9)对于间距在0.65 mm以下的多引线的元器件，应在其焊盘图形上面或附近增设裸铜基准标志，作为光学校准用。
10)焊盘不能兼做检测点，应设计专用的测试焊盘。测试焊盘均应安排在PCB的同一面。
11)用计算机进行设计时(CAD)，所选用的网络尺寸必须与其匹配确保图形(焊盘、基准标志、互连线等)均落在网络点上。
12)对于多引脚和细间距的元器件在焊盘设计时必须保证其总体类计误差控制在±0.0127 mm之内。
13)2个元件之间不应合用一个大焊盘。
14)焊盘与PCB一起在制造后必须检验合格，才能使用。
15)非焊接区必须严格阻焊。
2整机(机柜)接线图的设计要求
(1)接线图的设计规则输入文件
GB/T6988.3—1997《电气技术用文件的编制 接线图和接线表》
(2)接线图的设计要求
接线图是以电路图为依据编制的。为了清晰地表示各个连接点的相对位置或提供必要的位置信息以便于布线或布缆，接线图可依据位置图(装配图)采用“位置布局法”，即近似地按照项目所在的实际位置无需按比例布局进行绘制。
下面简要叙述接线图的设计规则：
1)布局：按照装配图进行布局。包括正视图、向视图、侧视图和剖视图。需要特别强调地是，接线图往往以主干线束的安装面为主视图，辅以向视图、侧视图和剖视图等，构成一幅完整的接线图。
2)导线的表示方法：部分电路设计人员设计的接线图中，既没有采用“位置布局法”，也没有能清晰地表示各个连接点的相对位置或提供必要的位置信息，确切地讲目前所谓的“接线图”，实际上只是一张连线示意图。
按照GB/T6988.3—1997《电气技术用文件的编制 接线图和接线表》2.2.3导线的表示方法规定，导线可采用“连续线”法和“中断线”法表示。
“中断线” 法是导线的一种表示方法，适合于导线数量不多，对布线要求不高的地方，例如单元盒。但是，在导线数量较多、布线要求较高的设备中(例如插箱、机柜)， “中断线” 法就无法为工艺准备和加工装配提供必要的位置信息，无法做到GB/T6988.3—1997《电气技术用文件的编制 接线图和接线表》2.2.3导线的表示方法图3的要求。
因此，接线图种导线的表示方法应根据不同的特点应用于不同的场合：“中断线”法应用于单元盒等；“连续线”法应用于插箱、机柜等。
当电路功能需要多线束、分线束以满足设备电磁兼容要求时(例如220V交流电源线需要单拉)接线图上应把它们彼此分开，并标以不同的项目代号(见GB/T6988.3—1997《电气技术用文件的编制 接线图和接线表》2.2.3导线的表示方法图3中的电缆束-W1和-W2。为了准确确定线扎在整机上的固定位置，电路设计师在设计插箱、机柜接线图时应采用“连续线”法，并与工艺设计师和结构设计师一起在产品的设计阶段共同确定线扎的固定位置，并由结构设计师在相应的位置设计相应的线扎固定孔。
3)一致性：接线图(接线表)是以电路图为依据，按照装配图采用“位置布局法”编制的。因此，接线图、接线表、电路图、元件表、装配图、实物五者之间，在位号、名称、布局等所有方面都必须保持一致，并符合GB4728-84《电器图用图形符号》。其中，尤为重要的是接线图的每一根线(包括短接线)，接线表上必须有相应的导线号；接线图上每一根导线都必须有对应的区域号和焊接点位号(端子号)。
4)工艺性：GB/T6988.3—1997《电气技术用文件的编制 接线图和接线表》2.1“一般规定”中指出：接线文件用于设备的装配、安装和维修。因此，接线图的编制必须遵循相应的工艺文件规定；例如每个焊点上(包括接地焊片)不得超过3根导线(含元件引线)；每个焊点导线和元件引线的总外径不得超过焊点的内径；成品电缆用图号；明确表示屏蔽线的接地点，就近接地；等等。
5)导线选用原则：在接线图中，导线相当于人体的血管和经络。一台电子设备可以说是电气互联的产物，而导线是电气互联的的有形媒介，起着十分重要的作用。导线的选择主要应从2个方面考虑：第一，电路特性；第二，安装尺寸要求。
①导线的电路特性：
a．额定电压：导线的额定电压不得低于该导线所使用电路的标称电压。
b．载流量：载流量是决定导线截面积的主要依据，要求每根导线修正后的载流量应不小于该导线所使用电路中可能受到的最大电流；由于电路过载、短路事故等原因，导线中流过短时过电流时，导线不得有过高的温升和过大的电压降。
c电磁兼容的要求：为了电磁兼容的要求，电路设计师经常选择屏蔽线和绞合线；选用屏蔽线和绞合线提高了电路的抗干扰能力，但也大大增加了安装体积和装配工作量。电路设计师在选用屏蔽线和绞合线时须注意以下2点：其一，选用屏蔽线和绞合线应经过充分实验，该用的一定要用，可用可不用的就不要用，千万不要盲目使用、满负荷使用，以至装配时超过产品结构空间所能容纳的最大尺寸，造成产品整体质量下降；其二，选用屏蔽线和绞合线应尽可能选用外购定型优质线材，以降低成本、减小安装体积。在必要时选用进口绞合线和屏蔽线。
②安装要求
a．导线截面积的选择必须考虑焊接点的机械强度和额定电流,在通常情况下,导线芯线的外径不得大于焊接点的内径;芯线的载流量不得大于焊接点的额定电流。
b．导线截面积的选择要考虑产品结构空间所能容纳的最大尺寸。
当同一方向走线很多，需要扎成线束时，线束中导线截面积的总和(高度和宽度)不超过产品结构空间所能容纳的最大尺寸，在插箱底板背面和高密度安装结构中布线时特别要注意。当常用的ASTVR导线组合成线束，其外径超过产品结构空间所能容纳的最大尺寸时，可选用进口导线。
c．导线绝缘的选择：对于导线来讲，载流量是一个重要的指标，而导线的载流量的大小主要取决于导线绝缘材料的耐温等级。在通常情况下，选用导线的长期允许工作温度要比环境温度至少高10℃。
d．机械强度：在敷设和使用条件下，为保证导线有足够的机械强度，导线的截面积不能太小，尤其对于高温导线更要注意。
e．防火要求：可选用阻燃型导线。
③实例：以常见的插箱接线图为例，接线图的主视图应是插箱底板的背视图；主视图上一般有印制板插座或单元盒插座，主干线束及过线孔，主视图上常用剖视图表示插箱底板正面所装元器件的连线特性；在主视图的上方及下方用箭头示出向视图，画出前后面板上装配的元器件的连线特性。
3．整机线扎图的设计的要求
(1)接线图的工艺性审查
产品电装前必须对接线图进行认真的工艺性审查。
1)电装工艺性审查的范围包括：生产单位的工艺条件，如技术水平，设备能力，检测手段等；产品的研制阶段，生产批量及发展规划；新工艺、新技术、新材料、新设备等的应用情况；产品的结构继承性和工艺继承性；工艺外协情况；国家及部的技术政策、技术法规和技术标准。
2)接线图的工艺性审查主要内容包括：每个焊点上(包括接地焊片)不得超过3根导线和元件引线；每个焊点导线和元件引线的总外径不得超过焊点的内径；接线表必须按接线图的设计规则设计，其中成品电缆用图号；接线图上必须明确表示屏蔽线的接地点，并且按就近接地的原则设计；大的发热元器件的位置应远离导线及对热敏感的元器件；由于体积的限制，发热元器件靠近导线时应准确测量元器件的温度及对导线的影响，并采取散热、隔热措施。
(2)线扎图的设计规则
线扎图是接线图的主要部件，线扎图的设计规则，归纳如下：
1)整机的布线方法有“单线布线”(先上机布线后扎线)和“线束布线”(平板扎线)2种；
2)线扎图的适用范围：在产品的试制阶段，凡需绘制线扎图的产品均应按本规则进行线扎图的设计。对试制产品，一般不绘制正式线扎图(蓝图)，可只提供线扎草图供生产时使用；
3)定型(批量生产)产品线扎图的图号：线扎图做为部件列入接线图明细表拦和整件明细表(MX)“部件”一节中。线扎图的图号为AD6.640.XXX。定型(批量生产)产品的线扎图是基本产品设计文件,必须是经过标准化审查的蓝图；
4)线扎图的绘制方法有结构式和图例式2种；图例式采用单线布线，其优点是单根使用，操作灵活，先布后扎，方法简单；缺点是因人而规则进行线扎图的设计。结构式采用平板布线，布线整齐、一致性好，产品性能稳定，机内空间利用率高，装配效率高；缺点是赠加了线扎的制作量；
5)线扎尺寸的标注及说明
①按照SJ2735-86的规定，当线扎图按1∶1的比例绘制时，可不标注尺寸；
②线扎有平面绘制和立体绘制2种方法；
③展示线束必须与接线图展示方位一致，并与装配图相适应；
④应充分考虑线束在整机中的位置及其与相邻元器件、零部、整件的相互关系，力求布置匀称合理；
⑤线的始末端应标注导线的线号；
⑥线扎图应有导线表，导线表上应标明导线的线号，来处、去处，导线的规格、颜色、长度、备注和更改等；
⑦线扎图应有明细表，明细表上应有线扎材料、如导线、电缆、尼龙线、绝缘带、套管的型号、规格及总量等；
⑧线束的内弯曲半径不得小于线束直径的2倍；
⑨当线束的内弯曲半径为90o时，图上可不标注；
Ｂ10 线束中导线的出头位置应离焊接点保持最短的距离，其出线长度为分线束到焊接点的最短距离加上剥头长度和2～3次翻修量；
Ｂ11 对于有特殊要求的线扎，如扁扎、松扎、高扎、线扎内分段套绝缘套管等，线扎图上必须明确说明和标注尺寸，并编制相应工艺卡片；
Ｂ12 明确线扎的扎距、单扎扎扣的数量；
Ｂ13 设计批量生产产品线扎布置工位图，线扎布置工位图上须标注线扎固定的具体位置，线扎分支至焊接点的参考尺寸。
4．整机接线的工艺设计
(1)线扎的样板制作法
1)线扎的制作和装配的输入文件有：线扎图、导线表、装配工艺过程卡；接线图、导线表，装配工艺过程卡；Q/AD172-2000《平板扎线工艺守则》；QJ1722-89《线扎制作工艺守则》；
2)线扎的制作：线扎的制作有3种方法即样板布线制作法、按图布线续绑法、上机布线绑法；
3)扎线的方法有正扎法和反扎法；
4)线扎的扎制：①线扎的打结方法和线扎扎结间距按Q/AD172-2000《平板扎线工艺守则》规定进行。②扎线的材料为ф0.4～ф0.8 mm尼龙线。当线束直径大于20 mm时，可应用塑料扎线带加固。结扎ASTVR导线时，用力不宜太大，结扎AF、AF-250、44#、55#等高温线时则必须用力扎紧。
四、电子电气产品的电气互联工艺性审查
电气互联工艺必须从产品的方案论证起参加进去，参与总体设计及电子产品的研制、开发、生产全过程的设计、决策；需要明确的是，在产品的设计/试制阶段，电路设计进行的是功能性设计，结构设计进行的是产品设计，工艺设计进行的是产品制造可行性设计；在产品的定型/批量生产阶段，产品的工艺性设计/评审实际上是进行产品的二次设计，即进行产品的可制造性设计，它的重点是产品的工艺性、生产性设计, 电气互联工艺性设计/评审是其中的重点之一。
1.电气互联工艺性审查的依据
(1)生产单位的工艺条件，如技术水平，设备能力，检测手段等；
(2)产品的研制阶段，生产批量及发展规划；
(3)新工艺、新技术、新材料、新设备等的应用情况；
(4)产品的结构继承性和工艺继承性；
(5)工艺外协情况；
(6)国家及部的技术政策、技术法规和技术标准。
2.电气互联工艺性审查的目的
(1)使电子电气产品在满足技术要求的前提下符合工艺性要求，尽可能在现有条件下用比较经济、合理的方法制造出来，并便于检测、使用和维修；当本企业现有生产条件尚不能满足设计要求时，可在审核阶段及时提出新的工艺方案、设备、工装设计要求或外协加工工艺要求，提出技术改造的建议与内容；
(2)提供电装设计图样的一致性和协调性；
(3)生产制造过程的稳定性、一致性和工艺性；
(4)从便于生产制造的角度提出工艺继承性的要求，审查设计文件是否最大限度地采用了典型结构设计、典型电路设计，以尽可能地采用典型工艺和标准工艺。
3.电气互联工艺性审查所引用的技术标准
电气互联工艺性审查所引用的技术标准由本单位所研制/生产产品的性质及用途决定。包括：国标/国军标；航天标准；电子行业标准；企业标准。
4.电气互联工艺性审查内容
明确电气互联工艺性审查的依据、目的和引用的技术标准后就可按照先进电气互联技术对印制板电路板的设计要求和整机(机柜)接线图的设计要求进行电气互联工艺性审查。
五、结语
可制造设计DFM是并行工程中的主要应用工具，是对产品及其相关过程(包括制造和支持工程)进行并行、一体化设计的一种系统化的工作模式。启动和建立DFM不是一件容易的事，DFM的目标是建立和实施一种便于控制，高度优化的工艺。首先要建立一个DFM小组，从原始资料着手，优化工艺，降低成本，建立EDA数据库。在此基础上利用Web网站,把DFM作业指导书放到Web网站上,通过安全的方法实现访问管理和版本控制，实施基于Web的eDFM电路设计。
在基于Web的eDFM电路设计中，EDA数据库至少应包括SMT、整机布线、DFM作业指导书及相关内容。
本文在学习相关资料的基础上对可制造设计DFM的理念作一简单介绍，并根据作者多年工作体会对应用先进电气互联技术的PCB和整机接线图的可制造设计进行详细描述，其目的是要把电路设计中有可能产生的问题消灭在设计阶段。如果能把应用先进电气互联技术的PCB和整机接线图的可制造设计进行优化，输入到EDA数据库中去，实施基于Web的eDFM电路设计，相信必将大大缩短研制、生产周期，提高设计水平，降低成本。
由于作者学习、掌握的数据有限，错误必然在所难免，敬请业内同行批评指正。
参考文献
[1]Robert Rowiand，Scott Buttars．eDFM—基于Web的可制造性设计[J]世界产品与技术，2001
[2]薛竞成SMT可制造性设计讲义[J]．世界产品技术，2001
[3]郝宇DFM及其在SMT领域中的应用[J]电子工艺技术，2001
[4]《先进制造技术研讨会》论文集[C]2001
[5]航空制造工程手册[S]航空工业出版社，1995
[6]Q/AD255-1997《表面组装印制板电路板设计》[S]
[7]SJ/T10670-1995《表面组装工艺通用技术条件》[S]
[8]GJB3243-98《电子元器件表面安装要求》[S]
[9]GB/T6988.3—1997《电气技术用文件的编制 接线图和接线表》[S]
[10]Q/AD172-2000《平板扎线工艺守则》[S]
[11]QJ1722-89《线扎制作工艺守则》[S]
[12]SMTAI 2000国际表面铁装技术学术论文集[C]．世界产品与技术杂志社，2001
[13]全国第六届装联学术交流会论文集[C]中国电子学会，1999
[14]中国西部地区第二届SMT学术研讨会论文集[C]2001
[15]第五届SMT/SMD学术研讨会论文集[C]中国电子学会，1999
3/3/2005
|
