表1. Altera及其合作伙伴的标准和高速接口协议支持
Altera内部开发的SerialLite II协议的多种特性非常适合实现军用传感器设计，这些特性包括：
· 1至16倍速率，最大6.375 Gbps
· 非常低的延迟以及高效的LE实现
· 支持单向速率和半双工吞吐量，适合单向传感器流。
高速传感器数据流产品，例如即将实施的Curtis Wright Controls® FibreXtreme串行FPDP (ANSI/VITA 17.1-2003)数据链路，采用Altera FPGA实现非常可靠的串行接口，具有成熟的信号完整性以及较高的数据速率。
功耗和散热优势
军事用户要求在传感器阵列中采用散热性能良好的元件，以提高灵活性和精度，并且不会因为提高传感器性能而增加系统体积或者重量。这意味着更紧凑的传感器电子元件，复杂的功耗和散热要求。
系统设计人员从没有象现在这样直接能够控制可编程逻辑器件的功耗和散热。Altera设计流程有五种优势帮助实现系统功耗和性能的最佳平衡。Altera专利可编程功耗技术支持设计人员在需要提高性能的关键逻辑通路上提高功率，而对不需要的地方则降低功率。设计人员可以在0.9V和1.1V FPGA内核电压之间进行选择，以达到功耗和性能的平衡。此外，功能强大的Altera Quartus® II设计系统还具有两个新特性：动态智能地关断未使用的电源连接，优化电源走线。
如图5所示，FPGA设计人员具有灵活的设计余量来进行调整，同时满足功耗和性能要求。（图片）
图5. 军用设计人员在优化设计功耗和性能时可以采取的5种方法
在65-nm FPGA技术节点(Stratix III和Virtex-5)，图6所示为单位等价LE功耗曲线。Stratix系列FPGA在高性能点上具有更好的功效，根据系统要求，甚至还能够进一步降低功耗。对于采用1.1V内核电压的设计，功耗可以降低23％，而采用0.9V内核电压时，则可以降低40％。（图片）
图6. Stratix和Virtex系列FPGA典型的功耗曲线
采用FPGA进行系统原型开发——零风险过渡到ASIC
降低传感器系统功耗的另一方法是将系统中的数字逻辑从Stratix系列FPGA转换到HardCopy®结构化ASIC(图7)。在原型设计阶段就可以决定转换到ASIC，不需要预先的工程规划或者投入。这种转换可以用于产品改进，也可以是工程改进建议或者产品建议的一部分。（图片）
图7. Quartus II软件使设计人员能够迅速从FPGA转换到结构化ASIC
如表2所示，设计人员在其可编程逻辑中，动态和静态功耗分别降低了50％和90％。而这能够以最小的流片成本(NRE)来实现——大约是ASIC设计成本的20％，基本上没有进度或者技术风险。降低功耗后，传感器系统可进一步提高最初产品的性能，不断提高扫描算法和战术性能。表2. 无缝移植到功耗最低的解决方案
（图片）当采用Altera FPGA和Quartus II软件进行设计时，总是能够同时实现FPGA的灵活性和可编程能力，还可以通过结构化ASIC大大减少可编程逻辑的散热。在满足军用传感器严格的系统功耗和散热要求方面，这是非常有利的设计选择。
元件供货
带有复杂传感器的军用系统开发是最难管理的工程之一。该工程集成了大量的技术，有些技术甚至没有经过最初原型测试。
Altera一直按时甚至提前交付所有的FPGA器件(参见图8)。最新一代低功耗Cyclone® III和灵活的高密度Stratix III FPGA也是按进度无缺陷交付给早期用户。在雷达和高级传感器系统中使用Altera PLD，项目经理能够大大降低技术和进度风险，集中精力解决最难处理的技术问题。（图片）
图8. Altera的产品发布历史，所有产品100%按时交付
简化的设计流程
雷达和高级传感器系统的设计复杂度几乎以指数增长。设计人员需要能够缩短编译时间、控制设计风险、缩短测试和验证时间的设计工具，而且这种工具还要具有强大的DSP设计能力。
采用Altera设计工具开始设计非常简单——Altera的Quartus II开发软件是唯一能够满足雷达和高级传感器系统设计人员对FPGA和ASIC设计需求的解决方案。如图9所示，Quartus II软件为The MathWorks MATLAB、SOPC Builder、功耗估算器、渐进式布局布线、功耗优化器和TimeQuest时序分析器提供DSP Builder模块集支持。（图片）
图9. Altera设计工具流程使用方便，具有较低的启动成本
很多高级传感器算法都是在The MathWorks MATLAB中进行设计和仿真。在此，设计人员使用Simulink和Altera的DSP Builder工具，可以将整个设计转换到HDL。
SOPC Builder是传感器设计价值链上的另一工具。利用Altera的专用Avalon®接口，SOPC Builder很容易将多个分区逻辑系统集成到一起，自动设置接口协议和位宽度。在从一种产品设计到另一设计的商用IP封装重用上，SOPC Builder是一款优秀的工具。Quartus II设计套件包括优化HDL设计并在芯片上实现所需的全部工具。
Quartus II设计套件丰富的特性(表3所示)提高了高级传感器设计的编译性能。Quartus II开发软件和Xilinx编译器软件的主要不同是存储器需求以及编译时间：Quartus II软件在编译芯片设计时，使用的存储器少50％，而且编译时间要短得多(参见图10)。表3. Altera设计流程在高级传感器系统中的优势
（图片）Quartus II软件除了“设计节省”特性以外，其缩短编译时间的选项还包括64位Windows OS支持、多处理器支持和渐进式编译。设计人员利用这些特性，在流畅的编译流程开始时把工程划分成容易编译的小分区，在系统集成阶段将其集成到一起。图10所示为节省的编译时间。（图片）
图10. Stratix III和Virtex-5 FPGA在相同设计上的编译时间对比
数字接口的信号完整性
对于FPGA和军用传感器系统中的所有其他信号处理器件，信号完整性是对性能影响非常大的因素。当信号通过阵列处理算法单元时，很小的信号误差都会有很大的影响。因此，要求性能达到可靠、全温度范围工作以及低误码率的程度，通过全面的工程投入实现现代传感器系统。
Altera FPGA的信号完整性(参见表4)是通过在芯片和FPGA封装中设计实现的。片内匹配特性控制漂移电压，提高了电源性能以及信号完整性。输出延迟控制、管芯电容和摆率控制等特性降低了导致信号不平衡的电磁漂移效应的影响。Altera在封装设计中使用封装电容，优化了引脚尺寸，从而增强了信号可靠性。表4. Stratix系列FPGA显著的信号完整性优势
（图片）结论
在可编程逻辑领域，军用雷达和高级传感器设计是最复杂和要求最苛刻的。基于大规模的工程投入和验证，这些设计有最严格的设计约束、最长的设计周期以及最高的设计管理需求。Altera Stratix系列FPGA和Quartus II设计流程为所有这些设计问题和约束提供切实可行的解决方案。在体系结构设计阶段，从速度和延迟、散热、元件供货、FPGA至ASIC设计流程，直到编译时间，Altera产品都具有无可替代的优势。
详细信息：
· Altera的军用雷达网页：
· 在双精度浮点运算中设计并使用FPGA：
致谢：
· J. Ryan Kenny，技术市场经理，军事和航空航天事业部，Altera公司。
8/21/2008
